在最近全球的半导体大潮中，欧洲也不想错过(guo)。
据他们(men)在在去年9月通过(guo)的欧洲芯片法案，欧盟希望加强当地(di)的制造业活动，刺激欧洲设计生态系统，并支持整个价值链(lian)的扩大和(he)创新。具(ju)体而言，欧盟的芯片法案有三个支柱：
- 一是欧洲芯片计划，具(ju)体是通过(guo)促进知识从(cong)实验室向工厂转移、缩小研究(jiu)和(he)创新与工业活动之间的差距以(yi)及推动欧洲企业将创新技术工业化(hua)，加强欧洲的技术领导地(di)位。“欧洲芯片计划”将主要由芯片联合(he)组织实施。该计划将得到欧盟 33 亿欧元资(zi)金的支持，预计成员国(guo)也将提供(gong)配套资(zi)金。
- 二是激励公(gong)共和(he)私人对芯片制造商及其供(gong)应商的制造设施进行投资(zi)。做法就是通过(guo)吸引投资(zi)和(he)提高半导体制造的生产(chan)能力来确保供(gong)应安全。
- 三是建(jian)立(li)成员国(guo)与委员会之间的协调机制，以(yi)加强成员国(guo)之间的合(he)作(zuo)，监测(ce)半导体供(gong)应，估计需求，预测(ce)短缺，并在必要时启动危机阶段；
根据欧盟的芯片计划，他们(men)希望到 2030 年将其全球市场份(fen)额翻一番(fan)，达到 20%。从(cong)目前看(kan)来，虽然欧洲芯片偶(ou)有进展，但这不是一个容(rong)易实现的目标。
7nm的FD SOI迈出重要一步
在晶体管从(cong)平面走向3D之际，在FinFET和(he)FD SOI之间曾经引起(qi)了一场争夺，但最终在英特尔和(he)台积(ji)电的强力支持下(xia)，FinFET最终胜出。但欧洲最近在FD SOI上，制定(ding)了一个相对激进的目标，并迈出了重要的一步。
上周，法国(guo)宣布启动一条价值 8.3 亿欧元的 10nm 和(he) 7nm FDSOI 技术试验生产(chan)线，用于(yu)下(xia)一代(dai)5G 和(he) 6G 芯片和(he)系统设计。这条位于(yu)法国(guo)格勒诺布尔的 FAMES 半导体试验生产(chan)线有五(wu)个重点领域，从(cong)材料到封装。耗资(zi)将高达 8.3 亿欧元，其最终目的是为 5G 和(he) 6G 打造下(xia)一代(dai)堆叠式 3D 射频系统设备(bei)。
据介绍，该生产(chan)线将为 GlobalFoundries 和(he)三星等代(dai)工厂以(yi)及高通和(he)意法半导体等芯片制造商开发下(xia)一代(dai)全耗尽绝缘体上硅 (FD SOI) 工艺(yi)技术，节点可达 10nm 和(he) 7nm。
“关键市场是 5G 和(he) 6G，在 6G 中，我们(men)需要 7 GHz至(zhi) 15GHz 的新滤(lu)波器，这是非常有前景的，而且需要新的芯片，因为将有超过(guo) 100 个滤(lu)波器需要组合(he)，并可以(yi)放在 FDSOI 晶体管的顶部，”CEA-Leti首席技术官 Jean-René Lèquepeys 说(shuo)。
他表示，10nm FD SOI 工艺(yi)将具(ju)有 450GHz 的高频率（Ft），而 7nm 工艺(yi)则有望达到 540GHz。
他表示：“对于(yu)纯数字应用，它将具(ju)有与 5nm FinFET 相同(tong)的性能，而对于(yu)射频和(he)模拟应用，它将具(ju)有更好的性能”，其多晶硅间距为 64nm，金属(shu)间距为 48nm 和(he) 40nm。
他说(shuo)：“未来我们(men)需要为广泛的应用添加具(ju)有不同(tong)功(gong)能的非易失性存储(chu)器。”
“对于(yu) SoC，采用单片解决方案并不是一个好办法，因为我们(men)需要为正确的功(gong)能选择正确的技术。要做到这一点，我们(men)需要异构集成，将芯片与 3D 异构和(he) 3D 单片堆叠在一起(qi)。
“功(gong)率方面也有限制，所以(yi)我们(men)需要带(dai)有微型(xing)电感器的 DC-DC 转换器。第一步，这些将是分开的，但可以(yi)集成起(qi)来。这些都可以(yi)混合(he)在一起(qi)，以(yi)创建(jian)颠覆性的芯片架构，”他说(shuo)。
仅仅是关于(yu) 5G 和(he) 6G 无线。具(ju)有自适应背偏压的 FDSOI 也是量子处理器的关键低功(gong)耗技术，Leti 正在研究(jiu)几种不同(tong)的量子技术，包括(kuo)光子学。
“我们(men)有很多赌注(zhu)，包括(kuo)量子，对我们(men)来说(shuo)，这是一个非常重要的部分，但我们(men)支持其他法国(guo)和(he)欧洲初创企业探(tan)索超导量子比特和(he)光子学。这显然是一个重大的雄心，成为第一批找到正确解决方案以(yi)扩大规模和(he)工业化(hua)的公(gong)司之一，因为这将会带(dai)来不同(tong)，”Leti 首席执行官 Sébastien Dauvé 说(shuo)。
Leti 正在开发 CryoCMOS 技术，以(yi)控制具(ju)有 ECC 错误(wu)代(dai)码校正功(gong)能的电路。“我们(men)需要一个专门在低温下(xia)工作(zuo)的封装，这也是一个大课题，CEA 正在研究(jiu)一种使用全栈(zhan)编程新计算引擎的方法，”首席技术官 Lèquepeys 说(shuo)道。
为了生产(chan)这条生产(chan)线，Leti 正在扩建(jian)其工厂，增加两个洁净(jing)室和(he)设备(bei)，包括(kuo)一台 EUV 光刻系统，部分是为了容(rong)纳 FAMES 试验生产(chan)线。这将是一条虚拟试验生产(chan)线，设备(bei)分布在工厂的多个洁净(jing)室中，这些洁净(jing)室也用于(yu)其他项目。
资(zi)料显示，他们(men)在去年12 月安装了一台 ASML 300 毫米 Twinscan 2050i 浸没式光刻机，FAMES 项目的一部分将确定(ding)这台设备(bei)是否可用于(yu) FD SOI 工艺(yi)中线宽低至(zhi) 7nm 的工艺(yi)。预计 EUV 光刻扫描仪要到 2026 年才会安装。
“研发工作(zuo)将于(yu) 2028 年结束，但仍开放至(zhi) 2031 年——首批合(he)同(tong)将于(yu) 2025 年 4 月至(zhi) 2025 年 9 月开放，他们(men)可以(yi)开发自己(ji)的 IP，我们(men)保留该技术的 IP，但对于(yu)最终的 IC 设计，我们(men)的合(he)作(zuo)伙伴拥有自己(ji)的 IP。这是一件大事，”Lèquepeys 说(shuo)道。
FAMES 是欧洲四条试验生产(chan)线之一，其开发经过(guo)了协调，以(yi)确保不会出现重大竞争或(huo)重叠。在关注(zhu)的技术方面，除了10nm到7nm的FD SOI，该产(chan)线还关注(zhu)嵌入式非挥发性存储(chu)器和(he)小型(xing)电感器以(yi)及用于(yu)电源管理集成电路（PMIC）的DC-DC转换器。
晶圆工厂，频频遇挫
在欧盟的芯片计划中，打造自有的晶圆厂生态是非常重要的一部分。为了实现这个目标，他们(men)也吸引了台积(ji)电和(he)英特尔去当地(di)建(jian)厂或(huo)者扩产(chan)。但从(cong)最新消息(xi)看(kan)来，延误(wu)似乎(hu)已(yi)经成为了常态。
首先看(kan)台积(ji)电，在2023年8月，台积(ji)电、罗伯特·博世有限公(gong)司、英飞凌科技股份(fen)公(gong)司和(he)恩智浦半导体公(gong)司联合(he)宣布，计划在德(de)国(guo)德(de)累斯顿共同(tong)投资(zi)建(jian)设欧洲半导体制造公(gong)司 (ESMC：European Semiconductor Manufacturing Company ) GmbH，以(yi)提供(gong)先进的半导体制造服务。
新闻稿表示，该项目是根据《欧洲芯片法》的框架规划的，预计每月产(chan)能为 40,000 片 300 毫米（12 英寸(cun)）晶圆，采用台积(ji)电的 28/22 纳米平面 CMOS 和(he) 16/12 纳米 FinFET 工艺(yi)技术。
在5月于(yu)荷兰举办的研讨会上，台积(ji)电欧洲区总裁保罗·德(de)博特（Paul de Bot）确认，该项目预计于(yu)今年第四季度动工，预计2027年投产(chan)。但考虑到台积(ji)电在美(mei)国(guo)遇到的挫折，这个进展能否如期进行，我们(men)保留意见。Silicon Saxony 顾问 Torsten Thieme 更是表示，德(de)国(guo)工会对雇主始终持强硬立(li)场，这是台积(ji)电必须(xu)克服的挑战之一。
Thieme表示，面对劳动力短缺的问题，台积(ji)电需要提供(gong)有竞争力的薪酬来吸引生产(chan)线工人和(he)工程师为 ESMC 工作(zuo)。德(de)国(guo)电子和(he)数字行业协会ZVEI首席执行官Wolfgang Weber更是直言，他知道台湾人工作(zuo)非常辛苦、工作(zuo)时间很长，但不太可能要求德(de)国(guo)工人每周工作(zuo)50小时。
这对于(yu)一个晶圆厂来说(shuo)，就是一个两难的境况。
再看(kan)另一个正在欧洲扩产(chan)的英特尔。最近有消息(xi)指出，因为欧盟补贴(tie)的原因，他们(men)将放缓欧洲1nm工厂的建(jian)设进度。
据环(huan)球媒(mei)体Volksstimme报道，英特尔位于(yu)德(de)国(guo)马格德(de)堡附近的Fab 29.1和(he)Fab 29.2工厂的建(jian)设因等待欧盟补贴(tie)审批以(yi)及需要移除和(he)再利用黑土而推迟，开工日期从(cong)2024年夏天推迟到2025年5月。
此(ci)前有报道显示，该芯片工厂最初预计在1H23开工，但受补贴(tie)延迟影响(xiang)，建(jian)设被推迟至(zhi)2024年夏天。而且，施工现场的表土最早也要到2025年5月才能清(qing)理完毕。
据悉(xi)，英特尔Fab 29.1和(he)Fab 29.2原计划于(yu)2027年底投入运营，预计将采用先进制造工艺(yi)，可能是英特尔14A（1.4nm）和(he)英特尔10A（1nm）工艺(yi)节点。不过(guo)，英特尔现在估计，这两座工厂的建(jian)设需要四到五(wu)年时间，预计将在2029年至(zhi)2030年之间开始生产(chan)。
另一家因为补贴(tie)而被推迟的工厂则是WolfSpedd。
报道指出，SiC大厂Wolfspeed推迟了在德(de)国(guo)建(jian)设价值 30 亿美(mei)元的工厂的计划，凸显了欧盟在增加半导体产(chan)量和(he)减(jian)少对亚洲芯片的依赖方面所面临的困难。
一位发言人表示，计划在萨尔州建(jian)立(li)的工厂将生产(chan)用于(yu)电动汽车的计算机芯片，该工厂尚未完全被取(qu)消，该公(gong)司仍在寻求资(zi)金。但该发言人补充说(shuo)，由于(yu)欧洲和(he)美(mei)国(guo)电动汽车市场疲软，总部位于(yu)北卡罗来纳州的 Wolfspeed 削减(jian)了资(zi)本支出，目前正专注(zhu)于(yu)提高纽约(yue)的产(chan)量。该公(gong)司最早要到 2025 年中期才会在德(de)国(guo)开始建(jian)设，比原定(ding)目标晚了两年。
目标已(yi)无法实现
据路透社报道，除了上述公(gong)司以(yi)外，英飞凌、意法半导体和(he) GlobalFoundries 也在欧盟于(yu) 2022 年出台《芯片法案》后，宣布了在欧洲建(jian)立(li)新工厂的计划。该法案旨在通过(guo)公(gong)共和(he)私人投资(zi)筹集 430 亿欧元（470 亿美(mei)元），以(yi)加强该地(di)区的半导体产(chan)业。
但两年过(guo)去了，真正开工建(jian)设的项目却(que)寥寥无几，获得欧盟委员会批准的国(guo)家援助的项目就更少了，如果(guo)没有批准，这些项目在财务上是不可行的。这些拖延减(jian)缓了该地(di)区实现自给自足和(he)保护自己(ji)免受贸易紧张局势升级的影响(xiang)的努力。
德(de)国(guo)科技与政治智库Interface（原名Stiftung Neue Verantwortung）的芯片专家Jan-Peter Kleinhans表示，欧盟到2030年赢得全球20%市场份(fen)额的目标已(yi)经无法实现他补充说(shuo)，鉴(jian)于(yu)芯片市场的相互关联性，自给自足是不现实的。
然而“你(ni)不得不对已(yi)经发布的项目数量之多感到惊叹，”Kleinhans说(shuo)。“即(ji)使其中有几个项目永远不会面世。”
对比台积(ji)电日本工厂和(he)台积(ji)电美(mei)国(guo)工厂的进展和(he)问题，台积(ji)电在欧洲工厂的未来进展一方面除了补贴(tie)以(yi)外。如前文所说(shuo)，晶圆厂苛刻的工作(zuo)环(huan)境和(he)超负荷的工作(zuo)时长，相信(xin)也将会是困住欧洲工厂的主要原因。当然，人才的短缺，也是不能不关注(zhu)的又一个因素。
本文来源：半导体行业观察，原文标题：《欧洲芯片，想得太美(mei)！》
风险提示及免责条款
市场有风险，投资(zi)需谨慎。本文不构成个人投资(zi)建(jian)议，也未考虑到个别用户特殊的投资(zi)目标、财务状况或(huo)需要。用户应考虑本文中的任何意见、观点或(huo)结论是否符合(he)其特定(ding)状况。据此(ci)投资(zi)，责任自负。